FPGA

Field-programmable gate array (FPGA) là một trong loại mạch tích hợp ý cỡ lớn người sử dụng cấu hình mảng thành phần logic tuy nhiên người tiêu dùng hoàn toàn có thể thiết kế được. Chữ field ở trên đây mong muốn chỉ cho tới kỹ năng tái ngắt thiết kế "bên ngoài" của người tiêu dùng, ko tùy theo dây chuyền sản xuất tạo ra phức tạp trong phòng máy phân phối dẫn. Vi mạch FPGA được cấu trở nên kể từ những cỗ phận:

• Các khối logic cơ phiên bản thiết kế được (logic block)
• Hệ thống mạch link thiết kế được
• Khối vào/ra (IO Pads)
• Phần tử design sẵn khác ví như DSP slice, RAM, ROM, nhân vi xử lý...

FPGA cũng rất được coi như 1 loại vi mạch phân phối dẫn chuyên được sự dụng ASIC, tuy nhiên nếu như đối chiếu FPGA với những ASIC quánh chế trọn vẹn hoặc ASIC design bên trên tủ sách logic thì FPGA ko đạt đựợc cường độ tối ưu giống như các loại này, và giới hạn nhập kỹ năng tiến hành những tác vụ quan trọng đặc biệt phức tạp, tuy rằng vậy FPGA ưu việt rộng lớn tại đoạn hoàn toàn có thể tái ngắt cấu hình lại khi đang được dùng, quy trình design giản dị vì vậy ngân sách hạn chế, tinh giảm thời hạn fake thành phầm nhập dùng.

Còn nếu như đối chiếu với những dạng vi mạch phân phối dẫn thiết kế được sử dụng cấu hình mảng thành phần logic như PLA, PAL, CPLD thì FPGA ưu việt rộng lớn những điểm: tác vụ tái ngắt thiết kế của FPGA tiến hành giản dị hơn; kỹ năng thiết kế vui nhộn hơn; và khác lạ cần thiết nhất là bản vẽ xây dựng của FPGA được cho phép nó với kỹ năng chứa chấp lượng rộng lớn cổng logic (logic gate), đối với những vi mạch phân phối dẫn thiết kế được với trước nó.

Thiết kế tiếp hoặc thiết kế mang lại FPGA được tiến hành đa số vì như thế những ngữ điệu tế bào mô tả Hartware HDL như VHDL, Verilog, AHDL, những thương hiệu tạo ra FPGA rộng lớn như Xilinx, Altera thông thường cung ứng những gói ứng dụng và khí giới phụ trợ mang lại quy trình design, cũng có thể có một vài những thương hiệu loại tía cung ứng những gói ứng dụng loại này như Synopsys, Synplify... Các gói ứng dụng này còn có kỹ năng tiến hành toàn bộ quá trình của toàn cỗ tiến độ design IC chuẩn chỉnh với nguồn vào là mã design bên trên HDL (còn gọi là mã RTL).

FPGA được design trước tiên vì như thế Ross Freeman, người gây dựng doanh nghiệp Xilinx nhập năm 1984, bản vẽ xây dựng mới nhất của FPGA được cho phép tích hợp ý con số kha khá rộng lớn những thành phần phân phối đem vào 1 vi mạch đối với bản vẽ xây dựng trước này là CPLD. FPGA với kỹ năng chứa chấp đến từ 100.000 cho tới mặt hàng vài ba tỷ cổng logic,^[1] trong khi CPLD chỉ chứa chấp kể từ 10.000 cho tới 100.000 cổng logic; số lượng này so với PAL, PLA còn thấp không dừng lại ở đó chỉ đạt mức vài ba ngàn cho tới 10.000.

CPLD được cấu hình kể từ con số chắc chắn những khối SPLD (Simple programmable devices, thuật ngữ cộng đồng chỉ PAL, PLA). SPLD thông thường là một trong mảng logic AND/OR thiết kế được với độ dài rộng xác lập và chứa chấp một vài lượng giới hạn những thành phần lưu giữ đồng nhất (clocked register). Cấu trúc này giới hạn kỹ năng tiến hành những hàm phức tạp và thường thì hiệu suất thao tác làm việc của vi mạch tùy theo cấu hình rõ ràng của vi mạch rộng lớn là nhập đòi hỏi Việc.

Kiến trúc của FPGA là bản vẽ xây dựng mảng những khối logic, khối logic, nhỏ rất nhiều nếu như rước đối chiếu với cùng 1 khối SPLD, ưu đặc điểm đó hùn FPGA hoàn toàn có thể chứa chấp nhiều hơn thế nữa những thành phần logic và đẩy mạnh tối nhiều kỹ năng thiết kế của những thành phần logic và khối hệ thống mạch liên kết, nhằm đạt được mục tiêu này thì bản vẽ xây dựng của FPGA phức tạp rất nhiều đối với CPLD.

Một điểm khác lạ với CPLD là trong mỗi FPGA tân tiến được tích hợp ý nhiều những cỗ logic số học tập tiếp tục sơ cỗ tối ưu hóa, tương hỗ RAM, ROM, vận tốc cao, hoặc những cỗ nhân nằm trong (multiplication and accumulation, MAC), thuật ngữ giờ đồng hồ Anh là DSP slice người sử dụng mang lại những phần mềm xử lý tín hiệu số DSP.

Ngoài kỹ năng tái ngắt cấu hình vi mạch toàn viên, một vài FPGA tân tiến còn tương hỗ tái ngắt cấu hình toàn bộ, tức là kỹ năng tái ngắt cấu hình một phần tử riêng rẽ lẻ trong lúc vẫn đáp ứng sinh hoạt thông thường cho những phần tử không giống.

Ứng dụng của FPGA gồm những: xử lý tín hiệu số DSP, những khối hệ thống mặt hàng ko, ngoài hành tinh, quốc chống, chi phí design khuôn mẫu ASIC (ASIC prototyping), những khối hệ thống tinh chỉnh và điều khiển trực quan liêu, phân tách nhận dạng hình ảnh, nhận dạng khẩu ca, mật mã học^[2], quy mô Hartware PC, máy tấn công bài bạc (Máy tấn công bài bạc Hydra với 32 cỗ vi xử lý thêm vào đó FPGA tiếp tục thắng lợi khiếu nại tướng tá quốc tế Michael Adams nhập năm 2005.^[3][4][5])...

Do tính vui nhộn cao nhập quy trình design được cho phép FPGA giải quyết và xử lý lớp những Việc phức tạp tuy nhiên trước cơ chỉ tiến hành nhờ ứng dụng PC, ngoại giả nhờ tỷ lệ cổng logic rộng lớn FPGA được phần mềm mang lại những Việc yên cầu lượng đo lường rộng lớn và người sử dụng trong những khối hệ thống thao tác làm việc theo đòi thời hạn thực.

Cấu trúc tổng thể của một FPGA được minh họa ở hình sau.

Phần tử chủ yếu của FPGA là những khối logic (logic block). Khối logic được cấu trở nên kể từ LUT và một thành phần lưu giữ đồng nhất flip-flop, LUT (Look up table) là khối logic hoàn toàn có thể tiến hành bất kì hàm logic này kể từ 4 nguồn vào, thành quả của hàm này tùy nhập mục tiêu tuy nhiên gửi ra bên ngoài khối logic thẳng hoặc trải qua thành phần lưu giữ flip-flop.

Trong tư liệu chỉ dẫn của những loại FPGA của Xilinx còn dùng định nghĩa SLICE, 1 Slice tạo ra trở nên kể từ bao gồm 2 khối logic, con số những Slices thay cho thay đổi kể từ vài ba ngàn cho tới vài ba chục ngàn tùy từng loại FPGA. 4 slices tạo ra trở nên một Configurable Logic Blocks (CLBs). CLBs là thành phần cơ phiên bản cấu trở nên FPGA, là mối cung cấp khoáng sản logic chủ yếu tạo thành những mạch logic đồng nhất lẫn lộn ko đồng nhất.

Nếu nhìn cấu hình tổng thể của mảng LUT thì ngoài 4 nguồn vào kể bên trên còn tương hỗ thêm thắt 2 nguồn vào bổ sung cập nhật kể từ những khối logic phân bổ trước và sau nó nâng tổng số nguồn vào của LUT lên 6 chân. Cấu trúc này là nhằm mục tiêu tăng cường những cỗ số học tập logic.

Mạng link nhập FPGA được cấu trở nên kể từ những đàng liên kết theo đòi nhị phương ngang và đứng, tùy từng từng loại FPGA tuy nhiên những đàng liên kết được tạo thành những group không giống nhau, ví dụ nhập XC4000 của Xilinx với tía loại kết nối: cụt, nhiều năm và cực kỳ nhiều năm. Các đàng liên kết được nối cùng nhau trải qua những khối gửi mạch thiết kế được (programmable switch), nhập một khối gửi mạch chứa chấp một vài lượng nút gửi thiết kế được đáp ứng cho những dạng link phức tạp không giống nhau.

Ngoài những khối logic tùy từng những loại FPGA không giống nhau tuy nhiên với những thành phần tích hợp ý thêm thắt không giống nhau, ví dụ nhằm design những phần mềm SoC, nhập loại Virtex 4,5 của Xilinx với chứa chấp nhân xử lý PowerPC, hoặc nhập Atmel FPSLIC tích hợp ý nhân AVR…, hoặc mang lại những phần mềm xử lý tín hiệu số DSP nhập FPGA được tích hợp ý những DSP Slide là cỗ nhân nằm trong vận tốc cao, tiến hành hàm A*B+C, ví dụ loại Virtex của Xilinx chứa chấp kể từ vài ba chục cho tới hàng ngàn DSP slices với A, B, C 18-bit.

Ngoài đi ra những FPGA của Xilinx còn tồn tại block RAM, hoàn toàn có thể tưởng tượng như thể bộ nhớ lưu trữ nhỏ nằm trong FPGA. Những block RAM này tuy rằng nhỏ (khoảng vài ba chục ký lô bit cho tới vài ba triệu bit tùy từng loại FPGA) tuy nhiên hoàn toàn có thể dùng làm tạo ra một bộ nhớ lưu trữ nhỏ như ROM, FIFO ^[6]

• ASIC
• PROM
• PLA
• PAL
• SPLD
• PLD
• CPLD
• Veriog
• VHDL
• RTL
• cổng logic

• Architecture of FPGAs and CPLDs
• FPGA FAQ Repository
• Quartus - Design suite for Altera devices
• ISE - Design suite for Xilinx devices
• ModelSim - Mixed-languages simulator
• Synplify - FPGA synthesis tool
• LabVIEW FPGA - Graphical Programming FPGAs on COTS Hardware
• FPGA Central Lưu trữ 2019-06-27 bên trên Wayback Machine